

展开 >>

44 / 44题

1

1.判断题 (2分)

静态互补CMOS反相器在输入信号翻转过程中NMOS管和PMOS管总是只有一个导通，不会同时导通。

☒ ☐

2

2.判断题 (2分)

当电源电压低于MOS管的阈值电压后逻辑门将无法正常工作。

☒ ☐

6

3.判断题 (2分)

可靠工作的反相器的VTC曲线按照导数可以分为三个区间，从左到右依次是导数 >-1 ，导数 <-1 ，导数 >-1 ，它们之间的分界点对应反相器的最低输入高电平和最高输入低电平。

☒ ☐

8

9

4.判断题 (2分)

MOS管的栅氧漏电流随着氧化层变薄而增大，随着 V_{gs} 增大而增大。

☒ ☐

10

11

12

5.判断题 (2分)

对称反相器中PMOS管的尺寸通常大于NMOS管的尺寸，原因是空穴迁移率比电子迁移率小，所以PMOS管的工艺跨导因子小于NMOS管。

☒ ☐

13

14

6.判断题 (2分)

对于一条长的互连线，为了缩短信号延时应该放置尽量多的buffer作为中继器。

☒ ☐

7.判断题 (1.5分)

相同工艺下，芯片的面积越大，成本越高。

☒ ☐

8.单选题 (2分)

关于PMOS管的源、漏端定义，下列说法正确的是（）

- ☒ A 电位高的一端是源端，电位低的一端是漏端
- ☐ B 与衬底相连的一端是源端，另一端是漏端
- ☐ C 电位低的一端是源端，电位高的一端是漏端

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

☒ D 电路图中位于上方的一端是源端，下方的一端是漏端

9.判断题 (2分)

MOS管的阈值电压受衬底偏置电压的影响，我们可以通过调节衬底电位来间接调节电路的漏电流功耗和门延时

☒ ☐

10.单选题 (2分)

下列几种逻辑门的逻辑努力最大的是 ()

- ☐ A 动态逻辑反相器
- ☒ B 静态互补CMOS2输入或非门
- ☐ C 静态互补CMOS2输入与非门
- ☐ D 静态互补CMOS反相器

11.单选题 (2分)

现在的高性能大规模数字芯片都会有大量的电源/地引脚，其主要原因是 ()

- ☐ A 芯片里每一个电路模块电源/地都是独立的，每个模块一对电源/地引脚，电路规模越大需要的电源/地越多
- ☐ B 为了电路板布线更方便，电源可以从任意方向连接芯片
- ☒ C 增加电源/地引脚的数量可以减小电源/地线上的寄生电阻和寄生电感，让电源电压更加稳定
- ☐ D 增加引脚数量，可以让芯片和电路板连接更加牢固。

12.判断题 (1.5分)

在时钟驱动器附件放置去耦电容可以减小时钟偏差

☒ ☐

13.单选题 (2分)

根据摩尔定律，集成电路工艺的特征尺寸每代会变为原来的 ()

- ☒ A 0.707
- ☐ B 2
- ☐ C 1/2
- ☐ D 1/4

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

下列几种加法器结构中在加数位数较大时延时最短的是 ()

- ☐ A 串行进位加法器
- ☐ B 进位选择加法器
- ☐ C 进位旁路加法器
- ☒ D Kogge-Stone树型加法器

15.单选题 (2分)

一个NMOS管的源端接地，栅电压为1.8V，漏端电压为0.2V，衬底接地，已知其阈值电压等于0.3V，则此MOS管的工作区是 ()

- ☒ A 线性（电阻）区
- ☐ B 速度饱和区
- ☐ C 饱和区
- ☐ D 截止区

16.判断题 (2分)

静态互补CMOS逻辑门的噪声容限总是等于VDD/2，与器件的尺寸系数无关。

- ☒ 对
- ☐ 错

17.单选题 (2分)

下列电源电压范围最有可能使得电路获得最小能耗延时积的是 () (V_t 为阈值电压)

- ☒ A $V_t < V_{dd} < 2V_t$
- ☐ B $V_{dd} \gg 2V_t$
- ☐ C $V_{dd} \ll V_t$
- ☐ D $V_{dd} < V_t$

18.多选题 (4分)

互连线串扰对数字电路的主要危害有 ()

- ☒ A 增加电路的延时
- ☒ B 增加信号的电位的不稳定性，引起逻辑错误
- ☒ C 造成电路器件损坏，缩短芯片使用寿命
- ☒ D 增加电路延时的不确定性，引起时序错误

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

一个数字电路的平均功耗和下列哪些量成正比()

- ☐ A 全摆幅时的电源电压
- ☐ B 电路的寄生电容
- ☐ C 工作频率
- ☐ D 开关活动性

20.单选题 (2分)

如果要设计一个异或门，通常情况下我们应该选用下面哪个逻辑类型实现？

- ☐ A 静态互补CMOS逻辑
- ☐ B 动态逻辑
- ☒ C 传输管逻辑
- ☐ D 伪nMOS逻辑

21.填空题 (2分)


信号经过长导线的传播延时和导线长度的_ 2 _次方成正比？(注：请使用阿拉伯数字填写)

22.填空题 (3分)

对于常规的阵列乘法器中使用的进位保留加法器，一个N位加法器把_ N _个N位数相加，输出_ 2 _个N位的结果字。(注：请使用阿拉伯数字填写)

23.填空题 (4分)

已知图中电路 $V_{DD}=2.5V$, MOS管阈值电压 $V_t=0.4V$, 则图中X点的电压最高为 2.1 V, OUT点的电压最高可达到 1.7 V。(不考虑电容耦合引起的电压过冲的情况，保留小数点后1位)




24.单选题 (2分)

请写出下面逻辑门所对应的布尔表达式是

展开 >>

44 / 44题




A. $\overline{A+B+C}$ B. $\overline{ABC}$ C. $A+B+C$ D. ABC

- ☐ A 图中C
☐ B 图中B
☐ C 图中A
☐ D 图中D

25.单选题 (2分)

在下面的晶体管剖面图中依次标出各个编号所指的部位对应的MOS管的结构名称和此晶体管的类型, 表述正确的是____



- ☐ A 栅、源/漏区、源/漏区、衬底、NMOS
☐ B 源/漏区、栅、衬底、源/漏区、NMOS
☐ C 衬底、源/漏区、源/漏区、栅、PMOS
☐ D 栅、源/漏区、源/漏区、衬底、PMOS

26.填空题 (2分)

下图电路中考虑电源/地线寄生电阻引起的IR drop影响, 已知右侧反相器由高向低翻转时的最大放电电流为5uA, nMOS的阈值电压等于0.35V, 为了不使M1管在其输入逻辑值为0时发生严重电荷泄漏, 图中右侧反相器的GND端和M1源极之间的寄生地线电阻R不能超过_70_ kΩ。

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9


10

11

12

13

14



27. 填空题 (2分)

已知一个由两级上升沿触发的寄存器和一个组合逻辑路径组成的时序路径的中寄存器的建立时间都等于0.8ns，时钟至输出（clock to Q）的延时都等于1ns，中间的组合逻辑部分的传播延时等于2.2ns，当这个路径的寄存器时钟之间存在一个正向的0.3ns时钟偏差，各处时钟的绝对抖动等于0.05ns时，那么这个时序路径所允许的最短时钟周期是 3.8 ns（小数表示，保留小数点后1位）

28. 填空题 (4分)

如果想利用一个5位加法器电路计算A-B，已知A和B都是正数，其中B=00110（二进制），那么加法器的两个加数输入端一个输入A，另一个应该输入的二进制数是 11001，进位输入应该输入 1。

29. 判断题 (2分)

集成电路加工时先制备晶体管后制备互连线。

☒ ☐

30. 判断题 (2分)

数字集成电路的延时是由于器件和互连线存在寄生电容和寄生电阻造成的。

☒ ☐

31. 判断题 (2分)

波茨编码只适用于有符号数乘法器，不适用于无符号数相乘的情况。

☒ ☐

32. 判断题 (2分)

MOS管在速度饱和情况下的漏源电流不随栅-源电压的变化而变化。

☒ ☐

33. 多选题 (4分)

在纳米工艺下，下列变化中会引起一个NMOS管的阈值电压降低的是（）

- ☐ A 升高源端电位（同时保持衬底接地）
- ☐ C 减薄氧化层厚度

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

C 减小沟道长度

D 升高温度

34.判断题 (2分)

差分串联电压开关逻辑 (DCVSL) 使得有比逻辑的输出达到了全摆幅, 并消除了静态功耗 (不考虑晶体管的漏电流的情况下)。

☒ ☐


35.判断题 (2分)

温度分布不均匀是引起芯片内时钟偏差的主要原因之一。

☒ ☐

36.单选题 (2分)

下列VTC曲线图对应功能正确的反相器的是: ()



A

B

C

D

37.单选题 (2分)

判断一个电路是否是时序逻辑电路, 关键看它 ()

A 是否输出结果随时钟不断变化


B 是否存在反馈

C 是否有时钟信号

D 是否具有记忆功能

38.单选题 (2分)

对于下图的强制写入锁存器, I1和I2两个反相器的驱动能力哪一个应该更强 ()



A I2

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12


13

14

C 11

39.单选题 (2分)

下图电路的功能是 ()



- ☐ A 负电平锁存器
- ☐ B 正电平锁存器
- ☒ C 上升沿触发的寄存器
- ☐ D 下降沿触发的寄存器

40.单选题 (2分)

一个多级电路组成的组合逻辑路径，路径延时最小时所对应的优化条件是 ()

- ☐ A 各级门的等效扇出相等
- ☐ B 各级门的尺寸系数都取最小值
- ☒ C 各级门的门努力相等
- ☐ D 各级门的尺寸系数相等

41.单选题 (2分)

对于一个伪NMOS反相器，要实现更低的输出低电平，应该将p管和n管的尺寸之比 W_p/W_n ()

- ☒ A 减小
- ☐ B 增大

42.多选题 (4分)

下列情形中会使得存在电容串扰时受害信号线受到更大干扰的是_____

- ☒ A 受害信号线是低阻抗节点（被低的驱动电阻驱动）
- ☒ B 干扰信号摆幅大
- ☒ C 干扰信号翻转速度快
- ☒ D 耦合电容更大

43.填空题 (2分)

3输入NAND门（对称设计，假设对称参考反相器的P管和N管尺寸之比是2:1）的逻辑努力等于 5/3。（注：请填写最简分数，分数线用/表示。）

44.多选题 (2分)

具备下列哪些特征的硬件产品适合采用集成电路实现

☐ A 有大的销量

展开 >>

44 / 44题

1

2

3

4

5

6

7

8

9

10

11

12

13

14

☒ B 便携式的，要求体积小、重量轻的设备中的电路

☐ C 需要快速推出的产品

☐ D 小批量的产品